삼성, HBM5에 2나노 GAA 공정 사용 확인, HBM4E보다 속도 50% 이상 향상

7월 27일, 삼성전자는 반도체사업부 기술개발실장 구자현과의 인터뷰를 공개했습니다. 구자현은 차세대 HBM5 메모리가 HBM4E보다 50% 이상 빠를 것으로 예상된다고 밝혔습니다. HBM5 베이스 칩은 2nm GAA(Gate-All-Around) 공정을 사용하고, 고밀도 TSV(Through Silicon Via)를 구현할 예정입니다. 삼성은 4nm HBM4 베이스 칩에서 축적한 경험과 기술 경쟁력을 바탕으로 HBM5에서 2nm 공정을 조기에 도입할 계획입니다. 회사는 모바일, HBM, AI, HPC(고성능 컴퓨팅), 자동차 전자, 로봇 등 다양한 분야에서 고객 협력을 확대하여 반도체 생태계를 선도하겠다는 목표를 가지고 있습니다.