Samsung confirma que HBM5 utilizará proceso GAA de 2 nm, con velocidad superior al 50% respecto a HBM4E
Samsung
El jefe de la división de desarrollo de semiconductores de Samsung afirmó que HBM5 será más de un 50% más rápido que HBM4E, utilizando un proceso de 2 nm con transistores GAA y conexiones TSV más densas. La empresa planea expandir la colaboración en dispositivos móviles, HBM, IA, HPC, electrónica automotriz y robótica.
El 27 de julio, Samsung Electronics publicó una entrevista con el director del departamento de desarrollo de semiconductores, Kuja Hyun. Afirmó que la próxima generación de memoria HBM5 funcionará más de un 50% más rápido que la HBM4E. El chip base de la HBM5 se fabricará con un proceso de 2 nanómetros con transistores GAA (Gate-All-Around, compuerta envolvente) y utilizará TSV (Through-Silicon Vias, vías de silicio a través) más densos. Basándose en la experiencia adquirida en el desarrollo del chip base de 4 nanómetros para HBM4, Samsung planea implementar el proceso de 2 nanómetros en HBM5 antes de lo previsto y ampliar la colaboración con clientes en áreas como dispositivos móviles, HBM, inteligencia artificial, computación de alto rendimiento, electrónica automotriz, robótica y otras, para fortalecer su liderazgo en el desarrollo del ecosistema de semiconductores.
Fuente: 36Kr —
original